La siguiente generación de los EPYC de AMD podría ejecutar cuatro hilos por núcleo físico

Lo ha hecho en esta 2.ª generación con procesadores de sesentaicuatro núcleos físicos con multihilo, y especifico que dos hilos por núcleo físico porque eso podría cambiar en la tercera generación de los EPYC.

Han empezado los rumores de que AMD habría cambiado la arquitectura de los núcleos Zen 3 para que dispusieran de cuatro hilos de ejecución por núcleo físico, también llamado multihilo simultáneo de cuatro canales (4SMT). Ciertos procesadores en el mercado empresarial son capaces de ello, como por ejemplo ciertos modelos de IBM o los Xeon Phi de Intel, pero son modelos muy específicos y desarrollados a medida.

El funcionamiento del 4SMT, como cualquier ejecución por multihilo simultáneo (SMT), se basa en dividir cada tarea a ejecutar en grupos de cuatro microoperaciones para ejecutar paralelamente, lo que mejora la velocidad de respuesta en ciertas tareas. La ganancia neta de rendimiento no suele ser grande —el SMT de los Ryzen y Core aportan en torno a un 35 % más de potencia al activarlo—, pero sí que se reduce el tiempo de ejecución de cada instrucción, lo que beneficia a ciertas tareas.

Pero tiene sus inconvenientes, como por ejemplo que no se puede (o no se debería) desactivar el 4SMT al tener generalmente una implementación física más que una virtual como en los procesadores generalistas.

Eso es debido a que precisa de unidades específicas para dividir y sincronizar las tareas en microoperaciones de manera explícita ejecutando las instrucciones por orden —a diferencia de la ejecución fuera de orden que permiten los generalistas de Intel y AMD [léase ejecución especulativa]—, por lo que no esperaría que de ser cierto llegara a los Ryzen o Ryzen Threadripper, o llegara de manera limitada a dos hilos por núcleo.

Eso me lleva a pensar que el núcleo Zen 3 se pueda dividir a su vez en dos tipos de núcleos: para uso empresarial y uso generalista. Aunque depende de cómo AMD pudiera haber implementado ese 4SMT.

Sea como sea, estos procesadores de tercera generación EPYC, de nombre clave Milán, no llegaría hasta mediados de 2020, y serán producidos con un proceso litográfico de 7 nm+ por TSMC, lo que mejorará un 20 % la densidad de transistores.

Fuente: TechPowerUp.

Descargar PDF